מעתה, בפעם הראשונה, יוכלו מתכנני DSP להשתמש בתוכנת ה MATLAB- וכלי
ה Simulink- לפיתוח וסימולציה של תכנוני DSP שלמים, למימוש ברכיבים מיתכנתים
מסוג FPGA של Xilinx .
הכלי החדש, הSystem Generator- , מגשר על הפער בין תיכנוני DSP ברמת המערכת
והאימפלמנטציה בחומרת הFPGA- , שהינו חיוני למתכנני מערכות DSP בעלות
ביצועים גבוהים, כגון:
תחנות בסיס סלולאריות מדור שלישי, ציוד VoIP וציוד לשידורי וידיאו דיגיטלי.
באמצעות שימוש בארכיטקטורה הייחודית של הVirtex-II- , הכוללת מכפילים
18X18bit המשובצים ברכיב, הזיכרון המורחב והמבוזר הייחודי ל XILINX- והתמיכה
המשופרת בפונקציות אריתמטיות, מסוגלים היום מתכנני DSP להגיע לכדי ביצוע
שיא של 600 ביליון MACs/s .
פרוש הדבר שארכיטקטורת Virtex II נותנת XtremeDSP מהיר פי 68 מהDSP Core-
המהיר ביותר הקיים כיום בשוק. ברכיב אחד קיימים 192 מכפילים של 18x18 .
המכפילים הינם קומבינטוריים ופועלים בתדרי עבודה של עד 250MHz , תלוי ברוחב
ה. .bus- רכיבי ה Virtex II- עם ביצועי ה DSP- הענקיים משמשים לאפליקציות
במערכות המיועדים לתחום הפס הרחב, כגון: 1 micro-second 1024 point ,sub
FFTs פילטרים מסתגלים אולטרה- מהירים, 3g turbo coders , rake receivers
spread spectrum .
|
